2021年新卒向けインターンシップ
2021年新卒向けインターンシップは終了しました。
たくさんのご応募とご参加ありがとうございました。
対象者
2021年3月卒業予定者
・高専、専門、大学、大学院
・理系学部
内容
≪第一線で活躍するエンジニアの指導を受けながら、仮プロジェクト（ストップウォッチ開発）を通して、VtechでのFPGA設計・検証の仕事内容を体験できます！≫
【スケジュール】
10:00～11:00 ガイダンス、目標設定
11:00～12:00 仕様書作成、設計仕様書作成、検証仕様書作成（座学）
12:00～13:00 昼食
13:00～17:00 RTLコーディング、（RTL検証）、実機動作確認
17:00～18:00 まとめ、振り返り
★2人1組で協力して取り組みます
★回路設計をあまり知らなくても、FPGAの設計・検証を体験できます
★RTL(Verilog-HDL）の知識を持っている方も楽しめる内容です！